研調機構TrendForce最新半導體先進封裝產業研究指出，2.5D封裝技術的一大發展方向是擴大封裝面積，其中台積電CoWoS-L雖面臨英特爾（Intel）EMIB-T競爭，但憑藉技術成熟度與良率優勢，預估至2028年仍將是AI晶片的主流封裝方案。
CoWoS-S遇物理限制 CoWoS-L成為主流選項
TrendForce指出，過去AI伺服器晶片主要採用台積電CoWoS-S封裝技術，透過矽中介層整合HBM與運算晶片，滿足生成式AI所需的高算力需求。
不過，隨著AI晶片面積持續擴大、需要整合更多HBM模組，矽中介層製造逐漸面臨物理極限。因此，除了改變中介層材質，也需要轉向光罩曝光倍數更大的CoWoS-L方案。
CoWoS-L透過在中介層中嵌入高速傳輸的矽橋（si bridge），提供更具彈性的封裝架構，有助於處理更大尺寸的compute die與更多HBM模組之間的整合與訊號傳輸需求。
CoWoS-L擴大應用 NVIDIA、AMD已導入
目前CoWoS-S可整合2個SoC／Chiplet及8個HBM模組，Microsoft Maia 200等ASIC仍將採用此方案；但當AI晶片需要整合更多SoC／Chiplet與HBM模組時，則需要進一步採用CoWoS-L。
目前輝達（NVIDIA）及超微（AMD）的AI加速器已導入CoWoS-L；在AI ASIC方面，除了Meta預計於2026年量產的MTIA 400外，TrendForce也預估，AWS與Microsoft將分別於2027年導入CoWoS-L技術。
EMIB-T來勢洶洶 CoWoS-L仍穩居主流
TrendForce分析，CoWoS-L雖能支援更大的中介層尺寸與更複雜的AI晶片整合，但也會推升封裝成本，加上台積電先進封裝產能目前供不應求，讓英特爾（Intel）EMIB系列技術具備承接部分外溢訂單的機會。
相較之下，EMIB透過減少昂貴中介層，可望降低整體封裝成本，但封裝模組效能仍受到載板佈線密度限制。Intel近年除持續強化Line/Space（L/S）及microbump規格，也開發EMIB-T，透過導入TSV縮短訊號傳輸路徑，以提升整體封裝效能。
TrendForce觀察，Google可望於2027年導入EMIB-T封裝，AWS也正在測試EMIB技術。儘管EMIB-T與CoWoS-L形成競爭關係，但考量技術成熟度與良率，TrendForce預估，CoWoS-L至2028年仍將是AI晶片採用的主流先進封裝技術。
