據美國科技媒體報導，台積電正與台灣IC載板廠景碩科技合作開發新AI先進封裝技術，目標直指英特爾（Intel）的EMIB技術。
AI封裝戰火燒 台積電攜景碩布局新技術
《The Information》引述知情人士指出，傳台積電與景碩正合作開發一項先進晶片封裝技術，這項計畫在台積電內部被稱為「類EMIB」。消息公布後，台積電ADR週四上漲7.6%，英特爾股價則勁揚約13%。
不過，台積電拒絕置評，景碩也尚未對此置評。
CoWoS供不應求 台積電加速下一代封裝
晶片封裝是半導體製造的最後一道工序，負責將多個矽晶粒整合成完整系統，並完成電力與訊號互連。隨著AI晶片需求快速攀升，先進封裝產能供不應求，已成為全球半導體供應鏈最關鍵的瓶頸之一。
台積電憑藉CoWoS技術主導AI晶片封裝市場，包括輝達最先進GPU，以及蘋果（Apple）、超微（AMD）等公司的高效能晶片皆採用此方案。然而，AI需求持續暴增，使CoWoS產能長期吃緊。
業界普遍預估，AI晶片供應短缺情況恐延續至2027年以後，目前CoWoS-L部分封裝交期已拉長至78周，2026年至2027年產能幾乎全數售罄。野村證券則預估，台積電CoWoS月產能將於2027年提升至約200萬片。
為因應需求，台積電除了投入玻璃基板技術研發，也正建置CoPoS試產線，預計2028年下半年量產，市場預期輝達下一代AI晶片「Feynman」有望成為首個採用者。
台積電「類EMIB」技術 正視英特爾威脅？
在持續擴充CoWoS產能的同時，台積電同步投入「類EMIB」技術；業界推測，這項新技術有望捨棄CoWoS-L所採用的RDL中介層，改採更接近英特爾EMIB的橋接式架構，以降低成本、提升良率並簡化封裝流程。
台積電布局「類EMIB」除了反映CoWoS長期供不應求的壓力，也代表英特爾EMIB已成為不可忽視的競爭技術。目前英特爾正藉由18A製程重振晶圓代工業務，並積極推廣EMIB封裝，市場更傳出輝達正評估採用EMIB打造整合四顆GPU晶粒的新一代AI處理器。
若台積電成功推出橋接式封裝方案，不僅有望紓解CoWoS產能瓶頸，也可降低輝達等大型AI客戶轉向英特爾代工的誘因；反觀英特爾，台積電跟進EMIB概念，某種程度上也代表其封裝技術獲得市場認可，但後續能否將技術優勢轉化為穩定的晶圓代工訂單與營收，仍是市場關注焦點。
EMIB憑什麼挑戰CoWoS？ 結構、成本與尺寸大比拚
而英特爾EMIB之所以被視為可能威脅台積電CoWoS的關鍵，在於兩者採用截然不同的封裝架構。
據《TrendForce》研究指出，CoWoS封裝需要在整個晶片下方鋪設一大片昂貴的矽中介層（Silicon Interposer），負責晶粒間的訊號傳輸；EMIB則只在晶粒需要互連的位置嵌入微型矽橋（Silicon Bridge），讓晶粒直接安裝於有機載板，再透過局部橋接完成連接，所以省去整片中介層，因此不僅材料成本較低，也能簡化製程流程。
此外，EMIB由於僅在晶片邊緣局部使用矽橋，因此可降低矽與有機載板之間熱膨脹係數（CTE）不匹配的問題，減少封裝翹曲與可靠度挑戰。
封裝尺寸方面，EMIB同樣展現競爭力。目前CoWoS-S最大僅能支援約3.3倍光罩尺寸，CoWoS-L提升至3.5倍，預計2027年可達9倍；反觀EMIB-M目前已可支援6倍光罩尺寸，並預計2026至2027年間可擴充至8至12倍光罩尺寸。
價格也是EMIB的重要優勢。因為不需使用高成本矽中介層，可望提供AI晶片客戶更具成本效益的封裝方案。另外，英特爾最新一代EMIB-T更導入穿矽通孔（TSV）技術，可提供垂直供電與訊號傳輸，目前良率已達98%，並已獲得輝達（NVIDIA）、Google及OpenAI等客戶採用。
